Senior Project Manager
thales
STAGE – Exploration d'architecture de co-processeur embarqué sur FPGA-ASIC – F / H
thales· Thales Dms France Sas
About this role
Lieu : Elancourt, France
Construisons ensemble un avenir de confiance
Thales est un leader mondial des hautes technologies spécialisé dans trois secteurs d’activité : Défense & Sécurité, Aéronautique & Spatial, et Cyber & Digital. Il développe des produits et solutions qui contribuent à un monde plus sûr, plus respectueux de l’environnement et plus inclusif. Le Groupe investit près de 4,5 milliards d’euros par an en Recherche & Développement, notamment dans des domaines clés de l’innovation tels que l’IA, la cybersécurité, le quantique, les technologies du cloud et la 6G. Thales compte près de 85 000 collaborateurs dans 65 pays.
Nos engagements, vos avantages
Notre savoir-faire technologique
Notre attention portée à l’équilibre des collaborateurs
Un environnement inclusif et bienveillant
Un engagement sociétal et environnemental reconnu (Thales Solidarity, indice CAC 40 ESG…)
Votre quotidien
Au coeur de Saint Quentin en Yvelines, le site d'Elancourt est un des centres d’excellence technologique Thales les plus importants. La diversité et la technicité des systèmes et équipements mobilisent des savoir-faire dans plus de 80 métiers dans les solutions de défense, de sécurité de haute technologie et de services numériques.Au sein du département Ingénierie Matérielle, service PLR, à Thales DMS Elancourt, vous participez à un projet de R&D visant à préparer le déploiement d’une architecture matérielle/firmware/logiciel distribuée. L’objectif principal est d’explorer l’intégration d’un coprocesseur vectoriel dédié embarqué sur FPGA ou ASIC, afin de réduire les temps de calibration en supprimant les transferts CPU-FPGA entre plateformes distinctes.
Vous menez vos travaux exclusivement par simulation en utilisant Matlab, Python, C ou des outils d’exploration spécialisés comme ODATIX/AsteRISC développés par IMS Bordeaux et Thales.
Vos missions
- Analyser et comprendre les besoins algorithmiques à prendre en charge par le coprocesseur logiciel à partir de codes Matlab/Simulink existants
- Explorer différentes architectures candidates pour exécuter les algorithmes sur les cibles FPGA et ASIC
- Rédiger des rapports clairs et précis d’évaluation des solutions explorées
Votre profil
Vous êtes en fin d’études d’ingénieur ou équivalent et souhaitez approfondir vos connaissances en électronique numérique et architectures embarquées ?
Vous avez un intérêt marqué pour les systèmes temps réel, la synchronisation hardware/firmware/software et les environnements FPGA/ASIC ?
Vous êtes à la recherche d'un stage de 6 mois et avez des compétences sur :
- Solides connaissances en électronique numérique, avec une expérience de projet pratique
- Compréhension des systèmes temps réel et des problématiques de synchronisation hardware/firmware/software
- Anglais technique (lecture, rédaction, communication)
- Capacités rédactionnelles développées
- Intérêt ou connaissances dans les systèmes radar et architectures distribuées
Vous êtes une personne rigoureuse, proactive, avec une bonne capacité d'analyse et de synthèse et appréciez le travail en équipe ?
Alors ce stage est fait pour vous !
Mot du manager
Dans le cadre de votre stage, en support aux activités du service Pilote Récepteur, vous serez intégré dans une équipe de 20 personnes passionnées par l’électronique en charge de développer des équipements embarqués dans des radars aéroportés de combat et surveillance.
Tous nos stages sont conventionnés et soumis à une gratification dont le montant est déterminé selon votre niveau d’études.Thales, entreprise Handi-Engagée, reconnait tous les talents. La diversité est notre meilleur atout. Postulez et rejoignez nous !Frequently Asked Questions
Is the salary disclosed for the STAGE – Exploration d'architecture de co-processeur embarqué sur FPGA-ASIC – F / H position at thales?
The salary for this STAGE – Exploration d'architecture de co-processeur embarqué sur FPGA-ASIC – F / H role at thales is not publicly listed. Click "Apply Now" to learn more about the compensation package on their official careers page.
Where is the STAGE – Exploration d'architecture de co-processeur embarqué sur FPGA-ASIC – F / H position at thales located?
This STAGE – Exploration d'architecture de co-processeur embarqué sur FPGA-ASIC – F / H role at thales is based in Elancourt. The position is listed as on-site or hybrid. Check the full job description or apply directly to confirm the work arrangement.
Is the STAGE – Exploration d'architecture de co-processeur embarqué sur FPGA-ASIC – F / H role at thales full-time or part-time?
This is listed as a Full time position. It is posted as a STAGE – Exploration d'architecture de co-processeur embarqué sur FPGA-ASIC – F / H role in the Thales Dms France Sas department at thales.
Which team or department does the STAGE – Exploration d'architecture de co-processeur embarqué sur FPGA-ASIC – F / H at thales belong to?
This STAGE – Exploration d'architecture de co-processeur embarqué sur FPGA-ASIC – F / H position is part of the Thales Dms France Sas department at thales. See the full job description for more information about the team structure and responsibilities.
How do I apply for the STAGE – Exploration d'architecture de co-processeur embarqué sur FPGA-ASIC – F / H position at thales?
Click the "Apply Now" button on this page. You will be redirected to thales's official application portal hosted on workday where you can submit your application directly.
When was the STAGE – Exploration d'architecture de co-processeur embarqué sur FPGA-ASIC – F / H job at thales posted?
This STAGE – Exploration d'architecture de co-processeur embarqué sur FPGA-ASIC – F / H position at thales was posted on Oct 15, 2026. Apply as soon as possible — early applications are often reviewed first.
STAGE – Exploration d'architecture de co-processeur embarqué sur FPGA-ASIC – F / H
thales
You'll be redirected to thales's official application page on Workday.